

04.10.2004

日 本 国 特 許 庁
JAPAN PATENT OFFICE


別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 2 0 0 3 年 1 0 月 7 日
Date of Application:

出 願 番 号 特 願 2 0 0 3 - 3 4 8 5 8 3
Application Number:
[ST. 10/C]: [J P 2 0 0 3 - 3 4 8 5 8 3]

出 願 人 浜 松 ホ ト ニ ク ス 株 式 有 限 公 司
Applicant(s):




PRIORITY DOCUMENT
SUBMITTED OR TRANSMITTED IN
COMPLIANCE WITH
RULE 17.1(a) OR (b)

2 0 0 4 年 1 1 月 1 1 日

特許庁長官
Commissioner,
Japan Patent Office

小 川



【書類名】 特許願
【整理番号】 2003-0155
【提出日】 平成15年10月 7日
【あて先】 特許庁長官殿
【国際特許分類】 H01L 27/14
【発明者】
 【住所又は居所】 静岡県浜松市市野町 1 1 2 6 番地の 1 浜松ホトニクス株式会社
 内
 【氏名】 赤堀 寛
【発明者】
 【住所又は居所】 静岡県浜松市市野町 1 1 2 6 番地の 1 浜松ホトニクス株式会社
 内
 【氏名】 粕谷 立城
【特許出願人】
 【識別番号】 000236436
 【氏名又は名称】 浜松ホトニクス株式会社
【代理人】
 【識別番号】 100088155
 【弁理士】
 【氏名又は名称】 長谷川 芳樹
【選任した代理人】
 【識別番号】 100092657
 【弁理士】
 【氏名又は名称】 寺崎 史朗
【選任した代理人】
 【識別番号】 100124291
 【弁理士】
 【氏名又は名称】 石田 悟
【手数料の表示】
 【予納台帳番号】 014708
 【納付金額】 21,000円
【提出物件の目録】
 【物件名】 特許請求の範囲 1
 【物件名】 明細書 1
 【物件名】 図面 1
 【物件名】 要約書 1

【書類名】 特許請求の範囲**【請求項 1】**

半導体基板の表面側に形成され、エネルギー線の入射に応じて電荷を発生するエネルギー線感応領域と、

前記エネルギー線感応領域内で発生した前記電荷を蓄積し、蓄積した電荷を変換して出力する出力部と、

前記エネルギー線感応領域に対応して複数並設され、前記エネルギー線感応領域内で発生した前記電荷を前記出力部に向けて送るための電極と、

前記電極に対応して設けられ、直流電源からの直流出力電圧を分圧して直流出力電位を生成し、当該直流出力電位に対応する前記電極に与える分圧抵抗と、を備えたことを特徴とする半導体エネルギー線検出素子。

【請求項 2】

半導体基板の表面側に形成され、エネルギー線の入射に応じて電荷を発生するエネルギー線感応領域と、

前記エネルギー線感応領域内で発生した前記電荷を蓄積し、蓄積した電荷を変換して出力する出力部と、

前記エネルギー線感応領域に対応して複数並設され、前記エネルギー線感応領域内で発生した前記電荷を前記出力部に向けて送るための電極と、を備え、

前記電極のそれぞれには、当該電極下に形成されるポテンシャルが前記電荷を送る方向で徐々に高くなるように、所定の電位が与えられていることを特徴とする半導体エネルギー線検出素子。

【請求項 3】

前記出力部は、

前記エネルギー線感応領域内で発生した前記電荷を蓄積するフローティングディフュージョンと、

信号入力に基づいて、前記フローティングディフュージョンへの電荷の移動を抑制あるいは許容するゲートと、を含むことを特徴とする請求項 1 又は 2 に記載の半導体エネルギー線検出素子。

【書類名】明細書

【発明の名称】半導体エネルギー線検出素子

【技術分野】

【0001】

本発明は、エネルギー線（紫外線、赤外線、可視光、電子線、放射線あるいはX線等）を検出するための半導体エネルギー線検出素子に関する。

【背景技術】

【0002】

半導体基板の表面側に形成され、エネルギー線の入射に応じて電荷を発生するエネルギー線感応領域を備えた半導体エネルギー線検出素子が知られている（例えば、特許文献1参照。）。

【特許文献1】特開平6-350122号公報

【0003】

この種の半導体エネルギー線検出素子においては、エネルギー線感応領域にて発生した電荷を電流もしくは電圧に変換して取り出す必要がある。このため、エネルギー線感応領域には、発生した電荷を電流もしくは電圧に変換するための回路が電極を通して電氣的に接続される。

【発明の開示】

【発明が解決しようとする課題】

【0004】

本発明は、低ノイズ化を図ることが可能な半導体エネルギー線検出素子を提供することを課題としている。

【課題を解決するための手段】

【0005】

本発明者は、ノイズの低減を可能とする半導体エネルギー線検出素子について鋭意研究を行った結果、以下のような事実を新たに見出した。

【0006】

特許文献1に記載されたような構成の半導体エネルギー線検出素子において、例えば電荷電圧変換回路を接続してエネルギー線感応領域に発生した電荷を電圧に変換して取り出す場合、kTC雑音が生じる。このkTC雑音は、半導体エネルギー線検出素子全体にて発生するノイズに対して大きな比率を占めており、電荷電圧変換回路の容量の平方根に比例する。エネルギー線感応領域に電荷電圧変換回路を直接接続した場合、エネルギー線感応領域の接合容量と配線容量が全ての容量となるため、ノイズが大きくなってしまう。エネルギー線感応領域の面積を大きくすると接合容量も大きくなるので、面積の増加に伴ってノイズも増加することとなる。

【0007】

また、エネルギー線感応領域の面積を大きくすると、発生した電荷を全て引き出すことは難しく、電荷の読み残しが生じる。このため、読み出した電荷量が減少することとなり、ノイズが相対的に大きくなってしまう。

【0008】

かかる研究結果を踏まえ、本発明に係る半導体エネルギー線検出素子は、半導体基板の表面側に形成され、エネルギー線の入射に応じて電荷を発生するエネルギー線感応領域と、エネルギー線感応領域内で発生した電荷を蓄積し、蓄積した電荷を変換して出力する出力部と、エネルギー線感応領域に対応して複数並設され、エネルギー線感応領域内で発生した電荷を出力部に向けて送るための電極と、電極に対応して設けられ、直流電源からの直流出力電圧を分圧して直流出力電位を生成し、当該直流出力電位を対応する電極に与える分圧抵抗と、を備えたことを特徴とする。

【0009】

本発明に係る半導体エネルギー線検出素子では、複数の電極のそれぞれには、対応する分圧抵抗により生成された直流出力電位が与えられるので、当該複数の電極下に形成され

るポテンシャルは電荷を送る方向で徐々に高くなり、エネルギー線感応領域に対して1つのポテンシャルの傾斜が形成されることとなる。このため、発生した電荷は上記ポテンシャルの傾斜に沿って出力部へ速やかに移動することとなり、電荷の読み残しが生じ難くなる。この結果、読み出した電荷量が減少するようなことはなく、ノイズが相対的に大きくなるのを防ぐことができる。

【0010】

本発明に係る半導体エネルギー線検出素子は、半導体基板の表面側に形成され、エネルギー線の入射に応じて電荷を発生するエネルギー線感応領域と、エネルギー線感応領域内で発生した電荷を蓄積し、蓄積した電荷を変換して出力する出力部と、エネルギー線感応領域に対応して複数並設され、エネルギー線感応領域内で発生した電荷を出力部に向けて送るための電極と、を備え、電極のそれぞれには、当該電極下に形成されるポテンシャルが電荷を送る方向で徐々に高くなるように、所定の電位が与えられていることを特徴とする。

【0011】

本発明に係る半導体エネルギー線検出素子では、複数の電極下に形成されるポテンシャルは電荷を送る方向で徐々に高くなり、エネルギー線感応領域に対して1つのポテンシャルの傾斜が形成されることとなる。このため、発生した電荷は上記ポテンシャルの傾斜に沿って出力部へ速やかに移動することとなり、電荷の読み残しが生じ難くなる。この結果、読み出した電荷量が減少するようなことはなく、ノイズが相対的に大きくなるのを防ぐことができる。

【0012】

本発明において、出力部は、エネルギー線感応領域内で発生した電荷を蓄積するフローティングディフュージョンと、信号入力に基づいて、エネルギー線感応領域からフローティングディフュージョンへの電荷の移動を抑制あるいは許容するゲートと、を含むことが好ましい。

【0013】

このように構成した場合、ゲートによってフローティングディフュージョンへの電荷の移動が許容されていると、エネルギー線感応領域内で発生した電荷はフローティングディフュージョンに流入し、蓄積される。一方、ゲートによってフローティングディフュージョンへの電荷の移動を抑制されていると、エネルギー線感応領域内で発生した電荷がフローティングディフュージョンに流入することはなく、エネルギー線感応領域とフローティングディフュージョンとが容量的に分離される。エネルギー線感応領域とフローティングディフュージョンとが容量的に分離されているので、エネルギー線感応領域の容量は、フローティングディフュージョンに蓄積された電荷を電流あるいは電圧に変換する際に影響を受けなくなる。フローティングディフュージョンの容量は、フローティングディフュージョンに蓄積された電荷を電流あるいは電圧に変換する際に影響を受けることになるが、フローティングディフュージョンは、通常、エネルギー線感応領域に比して面積を小さく形成することができ、容量も小さくことが可能である。このようにエネルギー線感応領域とフローティングディフュージョンとが容量的に分離可能に構成されているので、電荷を電流あるいは電圧に変換する際に生じるノイズを小さくすることができる。

【発明の効果】

【0014】

本発明によれば、低ノイズ化を図ることが可能な半導体エネルギー線検出素子を提供することができる。

【発明を実施するための最良の形態】

【0015】

本発明の実施形態に係る半導体エネルギー線検出素子について図面を参照して説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。

【0016】

図1は、本実施形態に係る半導体エネルギー線検出素子を示す概略構成図である。図2は、図1におけるII-II線に沿った断面構成を説明するための図である。

【0017】

半導体エネルギー線検出素子1は、図1に示されるように、エネルギー線感応領域11と出力部21とを有している。

【0018】

エネルギー線感応領域11は、エネルギー線（紫外線、赤外線、可視光、電子線等）の入射に感応して電荷を発生する。エネルギー線感応領域11は、エネルギー線の入射方向から見て矩形形状（本実施形態においては、 $500\mu\text{m} \times 500\mu\text{m}$ ）を呈している。

【0019】

エネルギー線感応領域11の表面側には、当該エネルギー線感応領域11を覆うように、複数の電極15が設置されている。複数の電極15は、略1/4円弧状の縁部を有している。

【0020】

各々の電極15は分圧抵抗17により電氣的に接続されている。この分圧抵抗17は、各電極15に対応して設けられており、直流電源19からの直流出力電圧を分圧して直流出力電位を生成し、当該直流出力電位に対応する電極15に与えている。

【0021】

エネルギー線感応領域11、電極15及び分圧抵抗17は、図2に示されるように、半導体基板51上に形成される。半導体基板51は、エネルギー線の入射方向から見て矩形形状（本実施形態においては、 $1000\mu\text{m} \times 1000\mu\text{m}$ ）を呈している。半導体基板51は、導電型がP型であって半導体基板51の基体となるP型Si基板53と、その表面側に形成された、N型半導体層55とを含んでいる。P型Si基板53とN型半導体層55とはpn接合を構成しており、N型半導体層55はエネルギー線の入射により電荷を生成するエネルギー線感応領域となっている。電極15は、半導体基板51の表面に絶縁層57を介して設けられる。電極15は、エネルギー線感応領域11に対応して並設されている。電極15及び絶縁層57はエネルギー線を透過する材料からなり、本実施形態においては、電極15はポリシリコン膜からなり、絶縁層57はシリコン酸化膜からなる。

【0022】

分圧抵抗17は直流電源19に直列に接続されており、分圧抵抗17群の一端17a側は常に一定の正の電位に保たれ、また、他端17b側は常に一定の負の電位に保たれている。これにより、複数の電極15のそれぞれには、対応する分圧抵抗17により生成された直流出力電位が与えられるので、図3に示されるように、当該複数の電極15下のN型半導体層55に形成されるポテンシャルは電荷を送る方向、すなわち、出力部21の接続位置に向けて徐々に高くなり、エネルギー線感応領域11に対して1つのポテンシャルの傾斜（階段状の傾斜）が形成されることとなる。このため、各電極15下のN型半導体層55にて生成された電荷は、上記ポテンシャルの傾斜に沿って出力部21へ移動する。なお、必ずしも分圧抵抗17群の一端17aを正の電位に保ち、他端17bを負の電位に保つ必要はなく、例えば分圧抵抗17群の一端17aに+8V、他端17bに+2Vというように、分圧抵抗17群の一端17aよりも他端17bの方が低い電位で保たれていればよい。

【0023】

出力部21は、フローティングディフュージョンアンプ（FDA）であって、エネルギー線感応領域11内で発生した電荷を蓄積し、蓄積した電荷を電圧に変換して出力する。出力部21は、図2に示されるように、サミングゲート23とアウトプットゲート25とフローティングディフュージョン27と電荷リセット用MOSFET29と電荷電圧変換用MOSFET31とを含む。

【0024】

サミングゲート23は、エネルギー線感応領域11と接続されており、エネルギー線感応領域11から出力された電荷を入力して蓄積する。サミングゲート23は、一対の電極

33と、当該電極33の下にそれぞれ対応して形成された低濃度のN型半導体の領域34aとN型半導体の34bを有している。このサミングゲート23の電極33は、端子SGに接続されている。端子SGは、クロック信号を出力する信号出力部（図示せず）と接続されている。

【0025】

また、サミングゲート23が入力して蓄積した電荷は、端子SGに入力されたクロック信号の論理レベルがHレベルとLレベルとで切り替えられることによって、サミングゲート23からアウトプットゲート25に出力される。

【0026】

アウトプットゲート25は、サミングゲート23と接続されており、サミングゲート23から出力された電荷を入力する。アウトプットゲート25は、電極35と、当該電極35の下に形成された低濃度のN型半導体の領域36を有している。このアウトプットゲート25の電極35は、端子OGと接続されており、端子OGから一定の電圧値を有する電圧が入力される。また、アウトプットゲート25は、自己に入力されている一定の電圧値を有する電圧により、電荷の逆流を防止する。

【0027】

サミングゲート23から出力された電荷は、このアウトプットゲート25を通過し、フローティングディフュージョン27に到達する。上述したように、サミングゲート23及びアウトプットゲート25は、エネルギー線感應領域11からフローティングディフュージョンへ27の電荷の移動を抑制あるいは許容する。端子SGに入力されたクロック信号の論理レベルがLレベルとなると、サミングゲート23の電極33下に形成されるポテンシャルがアウトプットゲート25の電極35下に形成されるポテンシャルよりも低くなり、サミングゲート23が入力して蓄積した電荷は、アウトプットゲート25への移動が許容される。一方、端子SGに入力されたクロック信号の論理レベルがHレベルとなると、サミングゲート23の電極33下に形成されるポテンシャルがアウトプットゲート25の電極35下に形成されるポテンシャルよりも高くなり、サミングゲート23が入力して蓄積した電荷は、アウトプットゲート25への移動が抑制される。このとき、エネルギー線感應領域11とフローティングディフュージョン27とは容量的に分離されることとなる。

【0028】

フローティングディフュージョン27は、高濃度のN型半導体の領域である。このフローティングディフュージョン27は、電荷が流入していない場合には一定の電位を有し、電荷が流入することでその電位が変化する。また、フローティングディフュージョン27は、電極を通して接続点Aに接続されている。この接続点Aは、電荷リセット用MOSFET29のソース端子に接続されている。

【0029】

この電荷リセット用MOSFET29のゲート端子は、端子RGと接続されている。端子RGは、リセット信号を入力する。なお、リセット信号は、リセット信号を出力する信号出力部（図示せず）によって端子RGに出力され、端子RGを介して電荷リセット用MOSFET29のゲート端子に入力される。

【0030】

論理レベルがLレベルであるリセット信号が電荷リセット用MOSFET29のゲート端子に入力されているときは、電荷リセット用MOSFET29は非導通状態となる。一方、論理レベルがHレベルであるリセット信号が電荷リセット用MOSFET29のゲート端子に入力されているときは、電荷リセット用MOSFET29は導通状態となる。

【0031】

端子RDは、電荷リセット用MOSFET29のドレイン端子に接続されており、一定の正の電圧値を有する電圧が入力される。この電荷リセット用MOSFET29が導通状態にあるときは、フローティングディフュージョン27に流入した電荷を排出することができ、フローティングディフュージョン27をもとの一定の電位にもどすことができる。

【0032】

また、接続点Aは、電荷電圧変換用MOSFET31のゲート端子に接続されている。フローティングディフュージョン27が一定の電位の時には、電圧(V_{cc})が、電荷電圧変換用MOSFET31のゲート端子に入力され、フローティングディフュージョン27に電荷が流入したときには、流入した電荷の量に応じた電圧(V_e)が電圧(V_{cc})から減じられ、その減じられた電圧($V_{cc} - V_e$)が、電荷電圧変換用MOSFET31のゲート端子に入力される。

【0033】

電荷電圧変換用MOSFET31のドレイン端子は、端子ODに接続されており、この端子ODは、一定の正の電圧値を有する電圧が入力されている。電荷電圧変換用MOSFET31のドレイン端子は、接続点Bに接続されており、接続点Bは、抵抗素子39の一端に接続されている。抵抗素子39の他端は接地されている。また、接続点Bは、端子OSに接続されている。これにより、エネルギー線感应領域11にて発生してフローティングディフュージョンに流入した電荷は、端子OSの電位に変換されて、当該端子OSから出力される。

【0034】

以上のように、本実施形態では、複数の電極15のそれぞれには、対応する分圧抵抗17により生成された直流出力電位が与えられるので、当該複数の電極15下に形成されるポテンシャルは電荷を送る方向で徐々に高くなり、エネルギー線感应領域11に対して1つのポテンシャルの傾斜が形成されることとなる。このため、エネルギー線感应領域11(N型半導体層55)で発生した電荷は上記ポテンシャルの傾斜に沿って出力部21へ速やかに移動することとなり、電荷の読み残しが生じ難くなる。この結果、読み出した電荷量が減少するようなことはなく、ノイズが相対的に大きくなるのを防ぐことができる。

【0035】

また、本実施形態において、出力部21は、フローティングディフュージョン27と、サミングゲート23と、アウトプットゲート25とを含んでいる。この場合、サミングゲート23及びアウトプットゲート25によってフローティングディフュージョン27への電荷の移動が許容されていると、エネルギー線感应領域11内で発生しサミングゲート23に蓄積された電荷はフローティングディフュージョン27に流入し、蓄積される。一方、サミングゲート23及びアウトプットゲート25によってフローティングディフュージョン27への電荷の移動を抑制されていると、エネルギー線感应領域11内で発生した電荷がフローティングディフュージョン27に流入することではなく、エネルギー線感应領域11とフローティングディフュージョン27とが容量的に分離される。エネルギー線感应領域11とフローティングディフュージョン27とが容量的に分離されているので、エネルギー線感应領域11の容量は、フローティングディフュージョン27に蓄積された電荷を電圧に変換する際に影響を受けなくなる。フローティングディフュージョン27の容量は、フローティングディフュージョン27に蓄積された電荷を電圧に変換する際に影響を受けることになるが、フローティングディフュージョン27は、通常、エネルギー線感应領域11に比して面積を小さく形成することができ、容量も小さくことが可能である。このようにエネルギー線感应領域11とフローティングディフュージョン27とが容量的に分離可能に構成されているので、電荷を電流あるいは電圧に変換する際に生じるノイズを小さくすることができる。

【0036】

また、本実施形態において、分圧抵抗17は、直流電源19からの直流出力電圧を分圧している。これにより、上記ポテンシャルを安定して形成することができる。

【0037】

本発明は、前述した実施形態に限定されるものではない。例えば、出力部21は、エネルギー線感应領域11内で発生した電荷を蓄積し、蓄積した電荷を電圧に変換して出力するものとしたが、電荷を電流に変換して出力するものであってもよい。また、電荷リセット用MOSFET29、電荷電圧変換用MOSFET31あるいは抵抗素子39等は、必

ずしも半導体基板 51 に形成する必要はない。

【0038】

また、電極 15 の数及び形状は、上述した実施形態に限られるものではなく、図 4 及び図 5 に示されるように、複数の電極 15 は、略半円弧状あるいは略円形状の縁部を有していてもよい。

【図面の簡単な説明】

【0039】

【図 1】本実施形態に係る半導体エネルギー線検出素子を示す概略構成図である。

【図 2】図 1 における II-II 線に沿った断面構成を説明するための図である。

【図 3】エネルギー線感応領域において電荷の様子を示すポテンシャル図である。

【図 4】本実施形態に係る半導体エネルギー線検出素子の変形例を示す概略構成図である。


【図 5】本実施形態に係る半導体エネルギー線検出素子の変形例を示す概略構成図である。

【符号の説明】


【0040】

1…半導体エネルギー線検出素子、11…エネルギー線感応領域、15…電極、17…分圧抵抗、19…直流電源、21…出力部、23…サミングゲート、25…アウトプットゲート、27…フローティングディフュージョン、29…電荷リセット用 MOSFET、31…電荷電圧変換用 MOSFET、39…抵抗、51…半導体基板、53…P 型 Si 基板、55…N 型半導体層。


【書類名】図面
【図 1】




【図 2】




【図 3】



【図 4】



【図 5】



【書類名】 要約書

【要約】

【課題】 低ノイズ化を図ることが可能な半導体エネルギー線検出素子を提供すること。

【解決手段】 半導体エネルギー線検出素子 1 は、エネルギー線感応領域 1 1 と出力部 2 1 とを有する。エネルギー線感応領域 1 1 は、エネルギー線の入射に感応して電荷を発生する。エネルギー線感応領域 1 1 の表面側には、当該エネルギー線感応領域 1 1 を覆うように、複数の電極 1 5 が設置されている。各々の電極 1 5 は分圧抵抗 1 7 により電氣的に接続されている。この分圧抵抗 1 7 は、各電極 1 5 に対応して設けられており、直流電源 1 9 からの直流出力電圧を分圧して直流出力電位を生成し、当該直流出力電位に対応する電極 1 5 に与えている。出力部 2 1 は、エネルギー線感応領域 1 1 内で発生した電荷を蓄積し、蓄積した電荷を電圧に変換して出力する。

【選択図】 図 1



特願 2 0 0 3 - 3 4 8 5 8 3

出 願 人 履 歴 情 報

識別番号

[0 0 0 2 3 6 4 3 6]

1. 変更新月日

1 9 9 0 年 8 月 1 0 日

[変更理由]

新規登録

住 所

静岡県浜松市市野町 1 1 2 6 番地の 1

氏 名

浜松ホトニクス株式会社